

1 лекция

Назначение и области применения микропроцессорных устройств.

Цель: изучение назначения и области применения микропроцессорных устройств.

Задачи:

1. Рассмотреть понятия: микропроцессор, архитектура МП, микропроцессорная система, микропроцессорный комплект.
2. Изучить основные сферы применения микропроцессоров.

Учебная информация

Развитие микроэлектронной технологии, обеспечившее появление больших (БИС) и сверхбольших схем (СБИС), создало предпосылки для снижения стоимости систем управления. Практическая реализация достижений технологии БИС и СБИС стало возможным только с изобретением микропроцессора – универсального компонента, который стал связующим звеном для нового поколения изделий микроэлектроники и обеспечил их функциональную полноту.

Отличием микропроцессора от других элементов радиоэлектронники является замена физического, схемного метода реализации заданных функций математическим, программным методом. Микропроцессоры позволяют реализовывать принципы систем, функциональные возможности которых могут наращиваться по мере необходимости или по мере появления новых технических средств, тем самым обеспечивается соответствие технического уровня микропроцессорных систем управления современным требованиям в течение длительного времени.

Универсальность микропроцессорных систем обеспечивает их доступность широкому кругу потребителей. В результате введения в состав микропроцессора полей памяти, логических схем управления внешними устройствами, преобразователей информации, появились однокристальные микро-ЭВМ.

Микропроцессор (МП) – это программируемое устройство, предназначенное для обработки цифровой информации и управления этим процессом, выполненное в виде одной или нескольких ИС с высокой степенью интеграции электронных элементов. Это отдельный микромодуль размерами в несколько см, но высокой степени сложности (в одном кристалле 32-битового МП умещается несколько миллионов транзисторов, объединенных в общую схему).

Микропроцессорный комплект (МПК) – совокупность микропроцессорных и других ИС, совместимых по архитектуре, конструктивному исполнению и электрическим параметрам и обеспечивающих возможность совместного применения.

Микропроцессорный набор – микросхемы МПК, необходимые для построения конкретного устройства. В него могут входить не все микросхемы МПК, а некоторые ИС могут входить в нескольких экземплярах.

Архитектура МП – функциональные возможности аппаратурных электронных средств МП, используемые для представления данных, машинных операций, описания алгоритмов и процессов вычислений.

Области применения микропроцессоров можно условно разделить на:

- встроенные системы контроля и управления; например, программное управление станками, контроль расхода топлива и т.д.;
- локальные системы накопления и обработки информации; например, информационное обеспечение врачей, инженеров и др. специалистов;
- распределенные системы управления сложными объектами; в этом случае МП и связанные с ними схемы обработки данных располагаются вблизи мест возникновения информации;

- распределенные высокопроизводительные системы параллельных вычислений; применяются при решении сложных вычислительных задач.

Вопросы для самопроверки:

1. Дать определение микропроцессора.
2. Дать определение архитектуры МП.
3. Дать определение микропроцессорной системе.
4. Дать определение микропроцессорного комплекта.
5. Каковы основные сферы применения микропроцессоров?

2 лекция

Классификация микропроцессоров.

Критерии выбора микропроцессоров.

Цель: изучение классификации микропроцессорных устройств.

Задачи:

1. Рассмотреть основные признаки классификации микропроцессоров.
2. Изучить критерии выбора микропроцессоров.

Учебная информация

Микропроцессоры характеризуются большим числом параметров, т.к. с одной стороны, являются функционально сложными программно управляемыми цифровыми процессорами (устройствами ЭВМ), а с другой стороны – ИС с высокой степенью интеграции элементов, т.е. электронными приборами. Поэтому для МП важными являются тип корпуса, количество источников питания, требования к синхронизации, мощность рассеивания, температурный диапазон, возможность расширения разрядности, цикл выполнения команд, уровни сигналов (1 или 0), помехоустойчивость, нагрузочная способность, надежность, долговечность и т.д. При описании МП, как функциональных устройств, характеризуют формат обрабатываемых данных и команд, количество и тип команд, методы адресации, число РОН, возможности организации и адресации стека и информационную емкость прямoadресуемой памяти. Большое значение имеют средства построения системы прерываний, построение систем ввода-вывода данных и развитого интерфейса.

МП классифицируются по следующим признакам.

По числу БИС в МП:

- однокристальные;
- многокристальные;
- многокристальные секционные МП.

Однокристальные МП получаются при реализации всех аппаратурных средств в виде одной БИС или СБИС. Для получения многокристального МП (ММП) необходимо провести разбиение логической структуры МП на функционально законченные части и реализовать их в виде БИС или СБИС. Многокристальные секционные МП получаются, когда в виде БИС реализуются части (секции) логической структуры МП при разбиении ее вертикальными плоскостями. Секционность БИС МП определяет возможность «наращивания» разрядности обрабатываемых данных или усложнения УУ МП при одновременном включении большего числа БИС.

По виду технологии различают:

- МП с использованием полевых транзисторов с каналами р- или н-типа проводимости, изготовленные соответственно по технологии р-МДП (металл-диэлектрик-полупроводник) и н-МДП. Также совместно с р- и н-типами проводимости используются технологии КМДП (комплементарная) и КНС (кремний на сапфире);
- МП, изготовленные по технологии ТТЛ, ТТЛШ (транзисторно-транзисторная логика с диодами Шоттки), ИИЛ (интегрально-инжекционная логика), ЭСЛ (эмиттерно-связанная логика).

По назначению микропроцессоры разделяют на:

- универсальные МП, предназначенные для выполнения широкого круга разнообразных задач;
- специализированные МП. Среди них можно выделить: микроконтроллеры, ориентированные на выполнение сложных последовательностей логических операций; математические МП для повышения производительности при выполнении арифметических операций; МП для обработки данных в различных областях применений.

По характеру временной организации работы МП делят на:

- синхронные МП – те, в которых начало и конец выполнения операций задаются устройством управления. В этом случае время выполнения операции не зависит от вида выполняемых команд и величин операндов;
- асинхронные МП - позволяют начало выполнения каждой следующей операции определять по сигналу фактического окончания выполнения предыдущей операции.

По организации структуры микропроцессорных систем различают:

- одномагистральные микро-ЭВМ - в них все устройства имеют одинаковый интерфейс и подключены к единой информационной магистрали, по которой передаются коды данных, адресов и управляющих сигналов;
- многомагистральные микро-ЭВМ – в этом случае все устройства группами подключаются к своей информационной магистрали, что позволяет осуществлять одновременную передачу информационных сигналов по нескольким магистралям.

По количеству выполняемых программ различают:

- однопрограммные МП - выполняется одна программа, переход к выполнению следующей осуществляется после завершения предыдущей программы;
- многопрограммные МП - выполняется одновременно несколько программ.

Вопросы для самопроверки:

1. Какие Вы знаете признаки классификации микропроцессоров?
2. Как классифицируют микропроцессоры по системе команд?
3. Как классифицируют микропроцессоры по числу БИС?
4. Как классифицируют микропроцессоры по ширине шины данных?
5. Как классифицируют микропроцессоры по назначению?
6. Какие критерии выбора микропроцессоров Вы знаете?

3 лекция

Представление информации в микропроцессорных системах. Организация шин в микропроцессорных системах. Принципы построения микропроцессорных систем. Обобщенная структурная схема микропроцессорной системы. Режимы работы микропроцессорной системы.

Цель: изучение представления информации в микропроцессорных системах и режимов работы микропроцессорных систем.

Задачи:

1. Рассмотреть способы представления информации в микропроцессорных системах.
2. Изучить организацию шин в микропроцессорных системах.
3. Изучить принципы построения микропроцессорных систем.
4. Изучить обобщенную структурную схему микропроцессорной системы.
5. Изучить режимы работы микропроцессорных систем.

Учебная информация

Все основные блоки МПС соединены с единой параллельной шиной, которая называется *системной шиной SB (System Bus)*. Системная магистраль включает в себя четыре

основные шины нижнего уровня: шина адреса (Address Bus); шина данных (Data Bus); шина управления (Control Bus); шина питания (Power Bus).

Шина адреса AB (Address Bus) является односторонней. Она предназначена для передачи адреса ячейки памяти или устройства ввода/вывода. Направление передачи пошине адреса – от МП к внешним устройствам.

Шина данных DB (Data Bus) является двунаправленной. Она предназначена для передачи данных между блоками МПС. Информация по одним и тем же линиям DB может передаваться в двух направлениях – как к МП, так и от него.

Шина управления CB (Control Bus) предназначена для передачи управляющих сигналов. Каждый из управляющих сигналов во время обмена информацией имеет свою функцию. Некоторые сигналы служат для стробирования передаваемых или принимаемых данных. Другие управляющие сигналы могут использоваться для подтверждения приема данных, для сброса всех устройств в исходное состояние, для тактирования всех устройств и т.д. Обозначается шина как односторонняя.

Шина питания предназначена не для пересылки информационных сигналов, а для питания системы. Она состоит из линий питания и общего провода. В микропроцессорной системе может быть один источник питания (чаще +5 В) или несколько источников питания (обычно -5В, +12В и -12В). Каждому напряжению питания соответствует своя линия связи. Все устройства подключены к этим линиям параллельно.

Характерной особенностью развития средств вычислительной техники является широкое применение принципа «трех М»: модульность, магистральность, микропрограммируемость.

1. Модульная организация системы.

Принцип модульной организации предполагает построение вычислительной системы на основе набора конструктивно, функционально и электрически законченных модулей, которые позволяют самостоятельно решать некоторые задачи вычислительного характера и задачи управления, а также взаимодействовать с другими модулями.

2. Магистральный способ обмена информацией

Среди способов организации связи элементов внутри модулей и между модулями в системе можно выделить два основных способа:

- с помощью произвольных связей, реализующий принцип «каждый с каждым»;
- с помощью упорядоченных связей (магистральный способ), позволяющий минимизировать число связей.

Магистральный способ обеспечивает обмен информацией между функциональными и конструктивными модулями различного уровня с помощью магистралей, объединяющих входные и выходные шины.

3. Микропрограммная организация управления

Микропрограммное управление обеспечивает наибольшую гибкость при организации многофункциональных микропроцессорных модулей и позволяет осуществлять проблемную ориентацию микропроцессорной системы. Микропрограммное управление за счет возможности смены микропрограмм повышает гибкость устройства, за счет рассредоточенности управления и распределенности памяти обеспечивает параллельное решение задач, за счет применения серийно освоенных БИС повышает надежность системы.

Любая микропроцессорная система (в том числе и компьютер) поддерживает три основных режима обмена по магистрали:

- программный обмен информацией;
- обмен с использованием прерываний (Interrupts);
- обмен с использованием прямого доступа к памяти (ПДП, DMA - Direct Memory Access).

Программный обмен информацией является основным в микропроцессорной системе. В этом режиме процессор является задатчиком системной магистрали. Все опе-

рации (циклы) обмена информацией в данном случае инициируются процессором, все они выполняются в порядке, предписанном исполняемой программой.

Обмен по прерываниям используется, когда необходима реакция микропроцессорной системы на приход внешнего сигнала.

Для обслуживания прерываний в систему иногда вводится специальный модуль контроллера прерываний. Его задача состоит в том, чтобы упростить работу процессора с внешними запросами прерываний.

Прямой доступ к памяти (ПДП, DMA) - обмен по системной шине идет без участия процессора. Операция ПДП сводится к пересылке информации из устройства ввода/вывода в память или же из памяти в устройство ввода/вывода. Когда пересылка информации будет закончена, процессор вновь возвращается к прерванной программе, продолжая ее с той точки, где его прервали.

В состав МПС входят: *центральный процессор (ЦП); память*, включающая оперативную память (ОЗУ, RAM) и постоянную память (ПЗУ, ROM); *устройства ввода/вывода* (УВВ, I/O), служащие для связи МПС с внешними устройствами, для приема (ввода, чтения) входных сигналов и выдачи (вывода, записи) выходных сигналов; *система прерываний; таймер*.




Рисунок 1 – Обобщенная структурная схема МПС управления.

Устройства ввода/вывода подключаются к системной шине через интерфейсы ввода/вывода. ПЗУ и ОЗУ образуют систему памяти, предназначенную для хранения информации в виде двоичных чисел. ПЗУ хранит программы управления, таблицы и константы; ОЗУ - данные, поступившие из ВУ или подготовленные для выдачи во ВУ, а также для хранения промежуточных результатов вычислений и адресной информации.

Вопросы для самопроверки:

1. Как представляется информация в микропроцессорных системах?
2. Поясните организацию шин в микропроцессорных системах.
3. Каковы принципы построения микропроцессорных систем?
4. Поясните обобщенную структурную схему микропроцессорной системы.
5. Какие режимы работы микропроцессорных систем Вы знаете?

4 лекция

Типы архитектур микропроцессора, достоинства и недостатки.

Система команд, выполнение команд. Способы адресации.

Цель: изучение типов архитектур микропроцессорных систем, системы команд и способов адресации.

Задачи:

1. Рассмотреть типы архитектур микропроцессорных систем.
2. Изучить систему команд микропроцессора, принцип выполнения команды.
3. Изучить способы адресации в микропроцессорах.

Учебная информация

Существует два основных типа архитектуры МП *фон-неймановская* и *гарвардская*.

Фон-неймановскую (одношинную, или *принстонскую*) архитектуру предложил в 1945г. американский математик Джо фон Нейман. Особенностью этой архитектуры является то, что программа и данные находятся в общей памяти, доступ к которой осуществляется по одной шине данных и команд.

Гарвардская (двухшинная) архитектура впервые была реализована в 1944г. в реальной вычислительной машине Гарвардского университета (США). Особенностью этой архитектуры является то, что память данных и память программ разделены и имеют отдельные шину данных и шину команд, что позволяет повысить быстродействие МПС.

Архитектура с общей шиной (*фон-неймановская*) проще, не требует от процессора одновременного обслуживания двух шин, контроля обмена по двум шинам сразу. Наличие единой памяти данных и команд позволяет гибко распределять ее объем между кодами данных и команд. Как правило, в системах с такой архитектурой память бывает довольно большого объема, что позволяет решать самые сложные задачи.

Архитектура с раздельными шинами данных и команд сложнее, она заставляет процессор работать одновременно с двумя потоками кодов, обслуживать обмен по двум шинам одновременно. Программа может размещаться только в памяти команд, данные - только в памяти данных. Такая узкая специализация ограничивает круг задач, решаемых системой, так как не дает возможности гибкого перераспределения памяти. Память данных и память команд в этом случае имеют не слишком большой объем, поэтому применение систем с данной архитектурой ограничивается обычно не слишком сложными задачами. Таким образом, преимущество архитектуры с двумя шинами (*гарвардской*) в первую очередь, в быстродействии.

Все команды микропроцессора можно разделить на группы:

- *команды переноса данных* - осуществляют перенос данных между регистрами или между регистрами и памятью;
- *арифметические команды* - включают операции сложения, вычитания, увеличения или уменьшения данных на 1 в регистрах или памяти и т.п;
- *логические команды* - позволяют осуществлять логические операции И, ИЛИ, исключающее ИЛИ;
- *команды передачи управления* - обеспечивают условную или безусловную передачу управления. По команде безусловного перехода управление передается указанной в команде ячейке памяти. По командам условного перехода передача управления осуществляется при определенном значении заданного разряда признаков;
- *команды управления и работы со стеком* - организуют ввод-вывод данных из микро-ЭВМ, доступ к стеку и внутреннему регистру признаков микропроцессора, а также его управление.

Время выполнения команды в микропроцессоре определяется процессом ее получения, декодирования и выполнения. Это время можно представить состоящим из ряда временных интервалов. Наиболее короткий временной интервал, равный периоду синхросигналов микропроцессора, называется *машинным тактом*. Время, необходимое для извлечения 1 байта информации из памяти или внешнего устройства или выполнения команды, определяемой одним машинным словом, называется *машинным циклом*. Машин-

ный цикл для микропроцессора может включать в себя от 3 до 5 машинных тактов. В зависимости от вида команды, время выполнения может состоять из 1-5 машинных циклов.

Количество методов адресации в различных микропроцессорах может быть от 4 до 16. Приведены методы адресации операндов, используемые в настоящее время в большинстве микропроцессоров.

Непосредственная адресация предполагает, что операнд (входной) находится в памяти непосредственно за кодом команды.

Прямая (абсолютная) адресация предполагает, что операнд (входной или выходной) находится в памяти по адресу, код которого находится внутри программы сразу же за кодом команды.

Регистровая адресация предполагает, что операнд (входной или выходной) находится во внутреннем регистре процессора.

Косвенно-регистровая (она же *косвенная*) *адресация* предполагает, что во внутреннем регистре процессора находится не сам операнд, а его адрес в памяти.

Автоинкрементная адресация близка к косвенной адресации, но отличается от нее тем, что после выполнения команды содержимое используемого регистра увеличивается на единицу. Этот метод адресации удобен, например, при последовательной обработке кодов из массива данных, находящегося в памяти. После обработки какого-либо кода адрес в регистре будет указывать на следующий код из массива.

Автодекрементная адресация работает аналогично автоинкрементной адресации, но содержимое выбранного регистра уменьшается на единицу перед выполнением команды, применяется при обработке массивов данных. Совместное использование автоинкрементной и автодекрементной адресаций позволяет организовать память стекового типа.

Распространены индексные методы адресации, которые предполагают для вычисления адреса операнда прибавление к содержимому регистра заданной константы (индекса). Код этой константы располагается в памяти непосредственно за кодом команды.

Вопросы для самопроверки:

1. Какие типы архитектур микропроцессорных систем Вы знаете?
2. Как реализуется гарвардская архитектура?
3. Как реализуется фон-неймановская архитектура?
4. Поясните систему команд микропроцессора, принцип выполнения команды.
5. Поясните способы адресации в микропроцессорах.

5 лекция

Архитектура однокристального 8-разрядного микропроцессора.

Цель: изучение архитектуры однокристального 8-разрядного микропроцессора.

Задачи:

1. Рассмотреть схему однокристального 8-разрядного микропроцессора.
2. Изучить основные блоки однокристального 8-разрядного микропроцессора.
3. Изучить входные и выходные сигналы однокристального 8-разрядного микропроцессора.

Учебная информация

Схема однокристального 8-разрядного микропроцессора имеет единую внутреннюю 8-разрядную шину, по которой передаются данные, коды команд и адреса. Структурная схема (рис.) содержит: устройство управления (УУ), дешифратор команд (ДШК), регистр команд (РК), арифметико-логическое устройство (АЛУ), аккумулятор (А), временной аккумулятор (ВА), временной регистр (ВР), регистр флагов F, блок 8-разрядных регистров общего назначения (РОН), мультиплексор, указатель стека (Stack Pointer SP), указатель команд (Instruction Pointer IP), буферный регистр адреса (БА), буферный регистр данных (БД), схему инкремента/декремента (СИД). Структурная схема обобщенного однокристального 8-разрядного МП показана на рисунке 2.




Рисунок 2 - Структурная схема 8-разрядного микропроцессора.

Конструктивно БИС 8-разрядного процессора выполнена в корпусе с 40 выводами, из которых 16 приходятся на шину адреса, 8 – на шину данных, 2 (4) – на подключение питания, а все остальные – на линии шины управления.

F1, F2 – вход двух неперекрывающихся последовательностей импульсов синхронизации.

RESET – вход сигнала начальной установки (сброса).

READY – вход сигнала готовности внешнего устройства или памяти к обмену; используется для организации обмена с менее быстродействующими устройствами.

WAIT – выход сигнала подтверждения ожидания; активный уровень сигнала свидетельствует о том, что процессор перешел в режим ожидания и выполняет такты ожидания.

HOLD – вход сигнала запроса *прямого доступа к памяти* (ПДП) или запроса захвата шин; используется для организации обмена с устройствами, быстродействие которых больше, чем быстродействие процессора.

HLDA – выход сигнала подтверждения прямого доступа к памяти; активный уровень этого сигнала свидетельствует о том, что процессор перевел свои шины адреса, данных и управления в высокоимпедансное состояние.

INT – вход сигнала запроса прерывания.

INTE – выход сигнала разрешения прерывания.

DBIN – выход сигнала чтения; высокий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме приема информации.

\overline{WR} – выход сигнала записи; низкий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме выдачи информации.

SYNC - выход сигнала синхронизации; высокий уровень этого сигнала свидетельствует о том, что по шине данных передается байт состояния, который используется для формирования некоторых управляющих сигналов.

Схемы конкретных МП отличаются количеством и обозначением регистров, а также некоторыми управляющими сигналами. Например в МП i8085 вместо двух сигналов F1 и F2 используется один сигнал синхронизации CLK, вместо сигнала DBIN – сигнал \overline{RD} .

В МП i8085 есть дополнительный сигнал M/ \overline{IO} – признак обращения к памяти (логическая единица) или к устройству ввода/вывода (логический нуль), но нет сигнала SYNC.

Вопросы для самопроверки:

1. Поясните схему однокристального 8-разрядного микропроцессора.
2. Поясните назначение основных блоков однокристального 8-разрядного микропроцессора.
3. Поясните назначение входных сигналов однокристального 8-разрядного микропроцессора.
4. Поясните назначение выходных сигналов однокристального 8-разрядного микропроцессора.

6 лекция

Режимы работы, программирование однокристального 8-разрядного микропроцессора.

Цель: изучение режимов работы и принципов программирования однокристального 8-разрядного микропроцессора.

Задачи:

1. Рассмотреть режимы работы однокристального 8-разрядного микропроцессора.
2. Изучить принципы программирования однокристального 8-разрядного микропроцессора.

Учебная информация

В МПС используется программирование на языке *ассемблера*. Это язык программирования в мнемокодах команд и программа-транслятор, переводящая (транслирующая) мнемокоды в машинные коды, считываемые микропроцессором из памяти программ, дешифрируемые и выполняемые. Процесс перевода в машинные коды – *ассемблирование*. Программа на языке ассемблера содержит два типа выражений: команды, транслируемые в машинные коды; директивы, управляющие ходом трансляции. *Выражение* имеет вид: {(метка)}: {(мнемокод)} {(операнд)} {,} {(операнд)} {; комментарий}. *Метка* является символическим адресом команды. Метками обозначаются команды, к которым надо выполнять переход с помощью команд переходов или вызовов подпрограмм. *Мнемокод* идентифицирует команду ассемблера. *Операнды* отделяются запятыми. Если заданы два операнда, то первый из них – источник, второй – приемник информации. Команда может содержать различное количество operandов разных типов. *Комментарии* игнорируются в процессе трансляции и используются для документирования программы.

Программа на языке ассемблера называется *начальной программой* или *начальным программным модулем*. Ассемблирование выполняет программа-транслятор (TASM.COM). В зависимости от установок, задаваемых пользователем, программа переводит начальный модуль в один из двух программных модулей: командный модуль (файл с расширением COM) или объектный модуль (файл с расширением OBJ). *Командный модуль* содержит машинные коды команд с абсолютными адресами и выполняет-

ся МП. Первый оператор командного модуля - директива ORG 100H (начало), которая располагает первую команду программы в сегменте кодов со смещением 100H. Заканчиваться программа должна командой RET. Последняя строка программы - директива END. *Объектный модуль* содержит машинные коды команд с относительными адресами, выполняется МП после замены относительных адресов на абсолютные с помощью программы-компоновщика (LINK.EXE, генерирующая модуль с расширением exe (EXE - файл или EXE - программу)). Программа-компоновщик объединяет объектный модуль с библиотечными модулями (объектные файлы, которые содержат наиболее распространенные подпрограммы; размещаются в специальном системном файле).

При ассемблировании программа-транслятор генерирует листинг и файл листинга программы. *Листинг* - это отображения текстов начального программного модуля, программного модуля и сообщений, которые указывают на ошибки программирования, связанные с нарушением правил записи выражений. *Директивы* предназначены для управления процессом ассемблирования и формирования листинга. Язык ассемблера содержит основные директивы: начала и конца сегмента SEGMENT и ENDS; начала и конца процедуры PROC и ENDP; назначения сегментов ASSUME; начала ORG; распределения и инициирования памяти DB, DW, DD; завершения программы END; метки LABEL.

Программной моделью МП называется совокупность программно-доступных регистров, т.е. тех регистров, содержимое которых можно прочитать или изменить с помощью команд. В программную модель МП KP580BM80 (i8080) входят аккумулятор, РОН, регистр флагов, указатель стека и указатель команд.

Максимально возможная емкость памяти с прямой адресацией определяется количеством разрядов шины адреса. Большинство 8-ми разрядных МП (i8080, i8085, Z80, Motorola 6800) имеют 16-разрядную шину адреса, т.е. позволяют адресовать $2^{16}=64$ Кб памяти.

8-разрядные МП имеют возможность передать или принять данные из внешних устройств ввода/вывода. УВВ соединяются с системной шиной МП системы с помощью портов ввода/вывода, которые представляют собой 8-разрядные регистры со схемами выборки и управления чтением/записью. Количество таких устройств определяется разрядностью адресов портов. При 8-разрядном адресе имеется возможность обращения к $2^8=256$ портам ввода и 256 портам вывода. В качестве портов могут использоваться буферные регистры (KP580ИР82, KP589ИР12 или параллельный интерфейс ввода/вывода KP580ВВ55).

В зависимости от действий, выполняемых МП, различают следующие типы машинных циклов: *выборка* (чтение первого байта команды); *чтение памяти* (чтение второго и третьего байта команды, чтение операнда); *запись в память*; *чтение стека*; *запись в стек*; *ввод данных из внешнего устройства*; *вывод данных на внешнее устройство*; *прерывание*; *останов*; *прерывание при останове*.

Вопросы для самопроверки:

1. Какие режимы работы однокристального 8-разрядного микропроцессора Вы знаете?
2. Каковы принципы программирования однокристального 8-разрядного микропроцессора?
3. Что называют программной моделью?
4. Что такое машинный цикл?
5. Какие основные типы машинных циклов Вы знаете?

7 лекция

Однокристальные 16-разрядные микропроцессоры.

Цель: изучение архитектуры однокристального 16-разрядного микропроцессора.

Задачи:

1. Рассмотреть схему однокристального 16-разрядного микропроцессора.

2. Изучить основные блоки однокристального 16-разрядного микропроцессора.
3. Изучить входные и выходные сигналы однокристального 16-разрядного микропроцессора.

Учебная информация

К 16-разрядным МП первого поколения принадлежат МП i8086/i8088 и i80186/i80188, к МП второго поколения - i80286. БИС МП i8086 имеет 40 контактов, содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания +5В, тактовая частота - 5; 8 или 10МГц.

В МП i8086 применена конвейерная архитектура, которая позволяет совмещать во времени циклы исполнения и выборки из памяти кодов последующих команд. Это достигается параллельной работой двух сравнительно независимых устройств - операционного устройства и шинного интерфейса. Структурная схема МП i8086 показана на рис. 3.




Рисунок 3 – Структура микропроцессора i8086

Операционное устройство выполняет команду, а шинный интерфейс осуществляет взаимодействие с внешней шиной - выставляет адреса, считывает коды команд и операнды, записывает результаты вычислений в память или устройства ввода/вывода.

Операционное устройство состоит из РОН, предназначенных для хранения промежуточных результатов вычислений - данных и адресов; АЛУ с буферными регистрами; регистра флагов; схемы управления и синхронизации, которая дешифрует коды команд и генерирует управляющие сигналы для всех блоков схемы МП. Шинный интерфейс состоит из шестибайтной регистровой памяти, которая называется очередью команд, четырех сегментных регистров: CS, DS, ES, SS, указателя команд IP, сумматора, а также вспомогательных регистров связи и буферных схем шин адреса/данных. Очередь команд работает по принципу FIFO (First Input - First Output, т.е. "первый пришел - первый вышел") и сохраняет на выходе порядок поступления команд. Длина очереди - 6 байт. Если операционное устройство занято выполнением команды, шинный интерфейс самостоятельно инициирует опережающую выборку кодов команд из памяти в очередь команд. Выборка из памяти очередного командного слова осуществляется тогда, когда в очереди обнаруживаются два свободных байта. Очередь увеличивает быстродействие процессора в случае последовательного выполнения команд. При выборке команд переходов, запросов и возвратов из подпрограмм, обработки запросов прерываний очередь команд сбрасывается, и выборка начинается с нового места программной памяти.

Задачей шинного интерфейса является также формирование физического 20-разрядного адреса из двух 16-разрядных слов. Первым словом является содержимое одного из сегментных регистров CS, SS, DS, ES, а второе слово зависит от типа адресации операнда или кода команды. Суммирование 16-разрядных слов происходит со смещением на 4 разряда и осуществляется с помощью сумматора, который входит в состав шинного интерфейса.

Вопросы для самопроверки:

1. Поясните схему однокристального 16-разрядного микропроцессора.
2. Поясните назначение основных блоков однокристального 16-разрядного микропроцессора.
3. Поясните назначение входных сигналов однокристального 16-разрядного микропроцессора.
4. Поясните назначение выходных сигналов однокристального 16-разрядного микропроцессора.

8 лекция

Режимы работы, программирование, организация памяти однокристального 16-разрядного микропроцессора.

Цель: изучение режимов работы и принципов программирования однокристального 16-разрядного микропроцессора.

Задачи:

1. Рассмотреть режимы работы однокристального 16-разрядного микропроцессора.
2. Изучить принципы программирования однокристального 16-разрядного микропроцессора.
3. Изучить организацию памяти однокристального 16-разрядного микропроцессора.

Учебная информация

Микропроцессор i8086 выполняет операции над 8- и 16-разрядными данными, представленными в двоичном или двоично-десятичном виде, может обрабатывать отдельные биты, а также строки или массивы данных. Он имеет встроенные аппаратные средства умножения и деления. Микропроцессор имеет внутреннее сверхоперативное запоминающее устройство (СОЗУ) емкостью 14x16 байт. Шина адреса является 20-разрядной, что позволяет непосредственно адресовать $2^{20} = 1\ 048\ 576$ ячеек памяти (1 Мб).

Пространство адресов ввода/вывода составляет 64 Кбайт. В БИС i8086 реализована многоуровневая векторная система прерываний с количеством векторов до 256. Предусмотрена также организация прямого доступа к памяти, по которому МП прекращает работу и переводит шины адреса, данных и управления в высокоимпедансное состояние.

Среднее время выполнения команды занимает 12 тактов. Особенностью МП i8086 является возможность частичной реконфигурации аппаратной части для обеспечения работы в двух режимах - минимальном и максимальном. Режимы работы задаются аппаратно. В *минимальном режиме*, используемом для построения однопроцессорных систем, МП самостоятельно формирует все сигналы управления внутренним системным интерфейсом. В *максимальном режиме*, используемом для построения мультипроцессорных систем, МП формирует на линиях состояния двоичный код, который зависит от типа цикла шины.

Линии ST2-ST0 микропроцессора - выходы сигналов состояния - идентифицируют тип цикла шины. *Циклом шины* называют обращение к ячейке памяти или внешнему устройству. Начало цикла определяется переходом линий состояния ST2-ST0 из пассивного состояния (111) в активное, а конец - обратным переходом в пассивное состояние. Сигналы ST2-ST0 подаются на входы контроллера шины i8288, который дешифрирует их и формирует сигналы управления системной шиной IOR, IOW, MEMR, MEMW, INTA, ALE, DEN. Сигнал ST2 является логическим эквивалентом сигнала M/IO, а сигнал ST1 -

эквивалентом сигнала DT/R. Сигналы ST4, ST3 определяют, какой сегментный регистр используется в данном цикле.

Идентификация состояния очереди команд осуществляется с помощью сигналов QS1, QS2. Значение этих линий определяет операцию над очередью команд.

Память представляет собой массив емкостью 1 Мбайт, т. е. 2^{20} 8-разрядных ячеек.

В памяти хранятся как байты, так и 16-разрядные слова. Слова располагаются в двух соседних ячейках памяти: старший байт хранится в ячейке со старшим адресом, младший - в ячейке с младшим адресом. Организация памяти, при которой каждому адресу соответствует содержимое одной ячейки памяти, называется *линейной*. В МП i8086 используется *сегментная* организация памяти, которая характеризуется тем, что программно доступной является не вся память, а лишь некоторые сегменты, т. е. области памяти. Внутри сегмента используется линейная адресация.

Для формирования 20-разрядного адреса в 16-разрядном процессоре используют информацию двух 16-разрядных регистров. В МП i8086 20-разрядный адрес формируется из двух 16-разрядных адресов, которые называют *логическими*. Первый логический адрес, дополненный справа четырьмя нулями, представляет собой начальный адрес сегмента емкостью 64 Кбайт. Второй логический адрес определяет смещение в сегменте, т. е. определяет расстояние от начала сегмента до адресованной ячейки. Таким образом, логическое пространство разделено на блоки соседних адресов емкостью 64 Кбайт, т. е. сегменты.

Вопросы для самопроверки:

1. Поясните режимы работы однокристального 16-разрядного микропроцессора.
2. Каковы принципы программирования однокристального 16-разрядного микропроцессора?
3. Поясните организацию памяти однокристального 16-разрядного микропроцессора.

9 лекция

Однокристальные универсальные микропроцессоры, основные типы, особенности построения.

Цель: изучение однокристальных универсальных микропроцессоров.

Задачи:

1. Рассмотреть основные типы однокристальных универсальных микропроцессоров.
2. Изучить особенности построения однокристальных универсальных микропроцессоров.

Учебная информация

Особенности процессора 80286.

Наиболее существенное отличие от процессора 8086/8088 - это механизм управления адресацией памяти, который обеспечивает четырехуровневую систему защиты и поддержку виртуальной памяти. (Виртуальная память - это внешняя память большого объема, с которой процессор может взаимодействовать как со своей системной памятью, но с некоторыми ограничениями). Специальные средства предусмотрены также для поддержки механизма переключения задач (Task switching). То есть процессор способен выполнять несколько задач одновременно, переключаясь время от времени между ними. В процессоре 80286 также расширена система команд за счет добавления команд управления защитой и нескольких новых команд общего назначения.

Процессор 80286 может работать в двух режимах:

- Реальный режим (8086 Real Address Mode - режим реальной адресации), полностью совместимый с процессором 8086/8088. В этом режиме возможна адресация только в пределах 1 Мбайта физической памяти. Он используется для обеспечения программной преемственности с процессором 8086/8088.

- Защищенный режим (Protected Virtual Address Mode - защищенный режим виртуальной адресации). В этом режиме возможна адресация в пределах 16 Мбайт физической памяти. Такое решение связано с необходимостью построения компьютеров с большим объемом памяти, которые обеспечивали бы поддержку более сложных программ. В защищенном режиме система команд включает набор команд 8086, расширенный для обеспечения аппаратной поддержки многозадачного режима и виртуальной памяти. Переключение в защищенный режим осуществляется одной командой (с предварительно подготовленными таблицами дескрипторов, описывающими параметры режима). Естественно, это довольно быстрый процесс. Обратное переключение в реальный режим возможно только через аппаратный сброс процессора (по сигналу RESET), что требует гораздо больше времени.

В составе компьютера под управлением операционной системы MS DOS процессор 80286 работает в реальном режиме, а защищенный режим используют операционные системы типа UNIX, OS/2, NetWare286, а также операционные системы семейства MS Windows.

Как и процессор 8086, 80286 имеет 16-разрядную внешнюю шину данных и 6-байтный конвейер команд. Однако быстродействие процессора 80286 при тактовой частоте 12,5 МГц примерно в 6 раз выше, чем у 8086 с тактовой частотой 5 МГц. Это достигается за счет усовершенствованной архитектуры и снижения количества тактов на одну команду. Для ускорения выполнения математических операций предусмотрено подключение к процессору 80286 микросхемы математического сопроцессора 80287.

Особенности процессора 80386.

В защищенном режиме 80386 длина сегмента может достигать 4 Гбайт, то есть всего объема физически адресуемой памяти. Таким образом, память фактически стала непрерывной. Кроме того, 80386 обеспечивает поддержку виртуальной памяти объемом до 64 Тбайт (1 Тбайт = 1024 Гбайт). Встроенный блок управления памятью поддерживает механизмы сегментации и страничной трансляции адресов (Paging). Обеспечивается четырехуровневая система защиты памяти и ввода/вывода, а также переключение задач.

Процессор 80386, как и 80286, может работать в двух режимах:

- Реальный режим, который полностью совместим с 8086.
- Защищенный режим. В этом режиме возможна адресация до 4 Гбайт физической памяти (32 разряда), через которые при использовании механизма страничной адресации может отображаться до 16 Тбайт виртуальной памяти каждой задачи.

Переключение между этими двумя режимами в обе стороны, в отличие от 80286, производится достаточно быстро, с помощью простой последовательности команд, и аппаратного сброса процессора не требуется.

Процессор может оперировать с 8, 16, 32-битными operandами, строками байт, слов и двойных слов, а также с битами, битовыми полями и строками бит.

В архитектуру процессора введены средства отладки и тестирования.

Разрядность регистров данных (AX, BX, CX, DX) и адресов (SI, DI, BP, SP) увеличена до 32. При этом в их обозначении появилась приставка E (Extended — расширенный), например, EAХ, ESI. Отсутствие приставки в имени означает ссылку на младшие 16 разрядов соответствующего регистра. Регистры данных и адресов объединены в группу регистров общего назначения, которые иногда могут заменять друг друга.

Вопросы для самопроверки:

1. Какие основные типы однокристальных универсальных микропроцессоров Вы знаете?
2. Каковы особенности процессора 80286?
3. Каковы особенности процессора 80386?
2. Поясните принципы построения однокристальных универсальных микропроцессоров.

10, 11 лекция

Однокристальные микроконтроллеры с CISC – архитектурой.

Однокристальные микроконтроллеры с RISC – архитектурой.

Цель: изучение однокристальных микроконтроллеров с CISC и RISC – архитектурой.

Задачи:

1. Рассмотреть принципы организации однокристальных микроконтроллеров с CISC – архитектурой.
2. Рассмотреть принципы организации однокристальных микроконтроллеров с RISC – архитектурой.
3. Изучить способы адресации, используемые в микроконтроллере.

Учебная информация

Микроконтроллеры (МК) - разновидность микропроцессорных систем (микро-ЭВМ), ориентированных на реализацию алгоритмов управления техническими устройствами и технологическими процессами. Микроконтроллеры проще, чем универсальные микро-ЭВМ, оказалось возможным размещать их на одном кристалле в виде «однокристальных микро-ЭВМ». Микроконтроллеры - БИС такой функциональной законченности, которая позволяет решать в полном объеме задачи определенного класса с помощью одного кристалла.

Отличие МК от универсальной микро-ЭВМ: малый объем памяти и менее разнообразный состав внешних устройств. В состав универсальной микро-ЭВМ входят модули памяти большого объема и высокого быстродействия, имеется сложная иерархия ЗУ, поскольку многие задачи (автоматизированное проектирование, компьютерная графика, мультимедийные приложения и др.) без этого решить невозможно. МК реализуют несложные алгоритмы, для размещения программ им требуются емкости памяти, на несколько порядков меньшие, чем у микро-ЭВМ широкого назначения. Для хранения промежуточных данных достаточна память небольшой емкости. Набор внешних устройств также существенно конкретизируется и сужается, а сами они значительно проще. В результате модули универсальной микро-ЭВМ (процессор, память, интерфейсные схемы) требовалось выполнять как конструктивно самостоятельные, тогда как МК размещается на одном кристалле, хотя и имеет модули того же функционального назначения.

Первые МК были выпущены фирмой Intel в 1976г. (восьмиразрядный МК-8048). В настоящее время многими поставщиками выпускаются восьми-, 16-и 32-разрядные МК с емкостью памяти программ до десятков килобайт, небольшими ОЗУ данных и набором таких интерфейсных и периферийных схем, как параллельные и последовательные порты ввода/вывода, таймеры, аналого-цифровые и цифроаналоговые преобразователи, широтно-импульсные модуляторы и др.

Среди выпускаемых МК широко известно семейство восьмиразрядных контроллеров MCS-51/151/251 и 16-разрядных MCS-96/196/296 (фирма Intel). Очень многие производители выпускают аналоги этих семейств или совместимые с ними МК. В отечественной номенклатуре это восьмиразрядные МК К1816ВЕ51, К1830ВЕ51. В последнее время фирма Intel сосредоточила усилия на разработке сложных микропроцессоров для компьютеров и уступила сектор рынка простых МК другим фирмам, в частности, фирме Atmel, которая выпускает несколько популярных семейств МК. Признанными авторитетами в области создания и производства МК являются такие фирмы, как Motorola, Microchip, Zilog и др. В настоящее время микроконтроллеры все чаще применяют в составе СБИС программируемой логики типа «система на кристалле».

На рынке восьмиразрядных микроконтроллеров доминирует следующая тройка: семейство 8051 фирмы Intel (аналоги микроконтроллеров этого семейства выпускаются несколькими фирмами), семейство AVR (фирмы Atmel) и микроконтроллера семейства PIC (фирмы Microchip). Микроконтроллеру AVR отдано предпочтение как обладающему хорошо продуманной архитектурой и высоким быстродействием. Микросхемы AVR ис-

пользуют RISC-процессоры, которые в последнее время интенсивно внедряются в структуры микроконтроллеров.

Микроконтроллеры марки AVR подразделяются на три семейства, среди которых базовым является семейство Classic. Они имеют RISC-архитектуру и изготавляются по усовершенствованной КМОП-технологии.

По одному из классификационных признаков микропроцессоры (и, в частности, микроконтроллеры) могут принадлежать к CISC- или RISC-процессорам. Процессоры CISC имеют сложную систему команд, т.е. большой набор разноформатных команд, и используют многие способы адресации. Архитектура CISC присуща классическим (традиционным) процессорам, она в силу многообразия команд позволяет применять эффективные алгоритмы решения задач, но усложняет схему процессора и его стоимость и не обеспечивает его максимального быстродействия.

Процессоры типа RISC имеют сокращенную систему команд, из которой исключены редко применяемые команды. Форматы команд, по крайней мере, подавляющее их большинство, идентичны (например, все команды содержат по 4 байта), резко снижено число используемых способов адресации. Данные, как правило, обрабатываются только с регистровой или непосредственной адресацией. Значительно увеличенное число регистров процессора, т.е. его емкая внутренняя память, позволяет редко обращаться к внешнему модулю памяти микропроцессорной системы, а это повышает быстродействие контроллера. Идентичность временных циклов выполнения команд отвечает потребностям конвейерных схем обработки информации. В результате может быть достигнуто упрощение схемы процессора при увеличении его быстродействия.

Контроллеры семейства AVR имеют следующие параметры:

- почти все команды выполняются за один машинный такт, что при тактовой частоте 1 МГц дает производительность в 1 MIPS (Million Instructions Per Second);
- флэш-память программ емкостью 1-8 Кбайт имеет допустимое число репрограммирований 10^3 ;
- статическая память данных (SRAM) имеет емкость до 512 байт;
- память данных типа EEPROM с допустимым числом репрограммирований 10^5 имеет емкость 64-512 байт;
- многоуровневая система прерываний обслуживает от 3 до 16 источников запросов прерываний;
- имеется достаточно обширный набор периферийных устройств.

Базовая линия развития контроллеров AVR (линия Classic) насчитывает около двух десятков моделей. Далее рассматривается модель AVR 8515, обладающая повышенной функциональной полнотой и поддерживающая большую часть возможностей, характерных для всего семейства в целом.

Структура микроконтроллера

МК AVR - восьмиразрядный RISC-микроконтроллер с Гарвардской архитектурой и пониженным энергопотреблением. Набор команд, ограниченность которого свойственна RISC-архитектурам, в данном случае необычно широк (120 команд), однако при этом сохранено основное преимущество RISC-архитектур - повышенное быстродействие и сокращенное число операций обмена с памятью программ. Почти все команды размещаются в одной ячейке программной памяти и выполняются за один такт синхронизации. Типичен режим с частотой синхронизации 1 МГц. Максимальная частота синхросигнала составляет 8 МГц. Доступ к памяти программ и памяти данных осуществляется через собственные шины этих модулей, поэтому можно не только сделать различными разрядности шин, но и реализовать параллелизм операций в процессах выполнения текущей команды и выборки и дешифрации следующей, т.е. ввести в работу МК элементы конвейеризации.

Многие блоки AVR по назначению аналогичны блокам микропроцессора и имеют те же обозначения. Программный счетчик PC содержит адрес подлежащей выполнению команды и адресует флэш-память программ. Считанная из флэш-памяти команда поступа-

ет в регистр команд IR, ее КОП (код операции) декодируется дешифратором команд для выработки сигналов управления блоками микроконтроллера соответственно заданной операции, а КАД (адресная часть) адресует данные в блоке регистров или в памяти данных SRAM. В памяти типа EEPROM хранятся редко изменяемые данные (калибровочные константы и т.п.). Указатель стека SP используется для организации стека в некоторой области памяти SRAM, глубина стека ограничивается только наличием свободной области в этой памяти. Регистры общего назначения (РОН) объединены в регистровый файл.

Согласно Гарвардской архитектуре, адресные пространства (АП) для памяти программ и памяти данных разделены. Память данных организована линейно и имеет два АП. В первом находятся адреса регистровой памяти и статического ОЗУ (SRAM). Во втором размещены адреса энергонезависимой репрограммируемой памяти EEPROM. Кроме того, возможно подключение к микроконтроллеру внешнего ОЗУ, для которого шина адреса и мультиплексируемая шина адресов/данных организуются с помощью портов ввода/вывода PA и PC. Линии этих портов формируют 16-разрядные адреса для работы с внешней памятью большой емкости (до 64 Кбайт). При отсутствии внешней памяти достаточно использовать девятивразрядные адреса.

В регистровой области памяти данных размещены адреса регистров общего назначения РОН (32 адреса для адресации 32 байтов памяти) и регистров ввода/вывода PBB (64 адреса для адресации 64 байтов памяти). Для косвенной адресации используются регистры X, Y, Z, представляющие собою 16-разрядные пары байтовых регистров. Общая емкость регистровой памяти составляет 96 байтов. Для адресов статической памяти SRAM отведены следующие 512 адресов. Подключение внешнего ОЗУ может довести емкость памяти до 64 Кбайт. Обращение к внешнему ОЗУ увеличивает время выполнения команд на 1-2 такта для каждого обрабатываемого байта.

При обращении к разным областям памяти данных используются команды с различными способами адресации. Адреса области PBB являются operandами команды (прямая адресация). В пространстве PBB размещены служебные регистры микроконтроллера и регистры, относящиеся к внешним устройствам. В их числе 12 регистров для работы с портами ввода/вывода (таких портов 4, для каждого предусматриваются регистр данных, регистр направления данных и регистр выводов. Имеется регистр - указатель стека. Глубина стека определяется наличием свободной области памяти программ. Многочисленные регистры обеспечивают работу модулей SPI, UART, таймеров, стека, имеются регистры состояния и управления микроконтроллером, регистр флагов и масок запросов прерывания, управления памятью EEPROM. Для управления микроконтроллером служит регистр с битами разрешения внешнего ОЗУ, разрешения перехода к режиму пониженного энергопотребления и выбора конкретного варианта из таких режимов, условий генерации запросов внешних прерываний (по фронту сигнала, по уровню и др.). К РОН и PBB возможны обращения как по командам ввода и вывода IN и OUT, так и как к ячейкам ЗУ. При этом для разных способов обращения диапазоны адресов PBB смешены (на 32 адреса).

Энергонезависимая память EEPROM, рассчитанная на хранение редко изменяющихся данных и имеющая длительные операции записи, отличается особой организацией. Доступ к ней происходит с использованием трех регистров области PBB - регистры адреса, данных и управления. Так как емкости памяти в 512 байт соответствует девятивразрядный адрес, для адреса нужна пара регистров PBB. Регистр данных служит для размещения данных, подлежащих записи в память или считываемых из нее. В регистре управления задействованы три бита: один определяет наличие или отсутствие разрешения записи, второй разрешает саму запись, третий разрешает чтение. Установка второго и третьего битов вызывает выполнение соответствующих процессов. Длительность цикла записи при напряжении питания 5В составляет 2мс, при 2,7 В - 4 мс. Чтение выполняется за один такт синхронизации.

Программы хранятся во флэш-памяти, разрядность которой соответствует формату команд и равна 16.

Способы адресации, используемые в микроконтроллере

В микроконтроллере применяются прямая и косвенная адресации.

Прямая используется в следующих случаях:

- при адресации одного РОН, что занимает в слове команды 5 бит, или при адресации двух РОН с занятием 10 бит (по 5 бит для адресов источника и приемника данных);
- при пересылке между РВВ и РОН с занятием 11 бит в слове команды (6 на адрес РВВ и 5 на адрес РОН);
- при обращении ко всему адресному пространству ОЗУ с использованием двух слов команды, из которых второе целиком отдается под адрес ячейки памяти.

Косвенная с использованием индексных регистров X, Y, Z применяется в таких вариантах:

- простая (адрес находится в индексном регистре);
- относительная (адрес вычисляется как сумма содержимого индексного регистра и константы, содержащейся в команде);
- с преддекрементом (до обращения к ячейке памяти адрес в индексном регистре уменьшается на единицу);
- с постинкрементом (после обращения по адресу в индексном регистре его содержимое увеличивается на единицу).

Вопросы для самопроверки:

1. Каковы принципы организации однокристальных микроконтроллеров с CISC – архитектурой?
2. Каковы принципы организации однокристальных микроконтроллеров с RISC – архитектурой?
3. Какие способы адресации используются в микроконтроллерах?
4. Какие Вы знаете параметры контроллеров семейства AVR?

12 лекция

Классификация систем памяти. Построение модулей ПЗУ.

Цель: изучение классификации систем памяти и принципов построения модулей ПЗУ.

Задачи:

1. Рассмотреть классификацию систем памяти.
2. Изучить принципы построения модулей ПЗУ.

Учебная информация

Системная постоянная память (ПЗУ) занимает сравнительно небольшой объем (обычно 64 Кбайта). Однако ее значение очень велико. Само ее название ROM BIOS (ROM Basic Input/Output System) - базовая система ввода/вывода - говорит о том, что в ней находится функционально полный набор программ нижнего уровня для управления устройствами ввода/вывода. Поэтому даже до загрузки в оперативную память исполняемых программ с диска компьютер имеет возможность обслуживать клавиатуру, дисплей, подавать звуковые сигналы, общаться с дисками и т.д. Важно отметить, что большинство современных видеоадаптеров, а также контроллеров накопителей имеют собственную систему BIOS, которая дополняет или даже заменяет системную BIOS во время основной работы. Вызов программ BIOS осуществляется через программные или аппаратные прерывания, для чего BIOS формирует соответствующую таблицу векторов прерываний. Но этим функции постоянной памяти не ограничиваются.

В принципе, под память ROM BIOS отведено 128 Кбайт адресного пространства памяти. В первых компьютерах (IBM PC XT) она занимала всего 8 Кбайт, сейчас обычно занимает 64 Кбайт. Если же нужно использовать системную постоянную память большего объема, то она поочередно отображается на окно системной памяти размером 64 Кбайт (адреса F0000...FFFFF). Это связано со стремлением сэкономить пространство верхней памяти для других целей.

При старте компьютера после включения питания, нажатия кнопки на передней панели RESET или после программного перезапуска начинает выполняться программа начального запуска, также хранящаяся в постоянной памяти (начальный адрес FFFF0). Эта программа включает в себя:

- программу самотестирования компьютера (POST — Power On Self Test);
- программу начальной загрузки операционной системы с соответствующего дискового накопителя компьютера;
- программу задания текущих параметров компьютера (Setup).

Кроме программы начального запуска ROM BIOS также обслуживает аппаратные прерывания от системных устройств (таймера, клавиатуры, дисков), а также отрабатывает базовые программные обращения к системным устройствам.

Вопросы для самопроверки:

1. Поясните классификацию систем памяти.
2. Каковы основные принципы построения модулей ПЗУ?
3. Что такое программа начального запуска?
4. Что включает программа начального запуска?

13 лекция

Построение модулей ОЗУ. Принципы организации кэш-памяти, стековой памяти.

Цель: изучение принципов построения модулей ОЗУ, организации кэш-памяти и стековой памяти.

Задачи:

1. Рассмотреть принципы построения модулей ОЗУ.
2. Изучить принципы организации кэш-памяти.
3. Изучить принципы организации стековой памяти.

Учебная информация

Оперативная память занимает значительную часть адресного пространства. Ее установленный объем и быстродействие оказывают огромное влияние на быстродействие ПК в целом (порой даже большее, чем скорость процессора). Надежность ее работы во многом определяет надежность всего компьютера.

Все персональные компьютеры используют оперативную память динамического типа (DRAM - Dynamic Random Access Memory), основным преимуществом которой перед статической оперативной памятью (SRAM - Static RAM) является низкая цена. Это связано с тем, что если элемент статической памяти (триггер) требует 4-6 транзисторов, то элемент динамической памяти - это интегральный конденсатор, для обслуживания которого требуется 1—2 транзистора. Отсюда же следуют два основных недостатка динамической памяти: она требует регенерации (то есть постоянного возобновления заряда на разряжающемся конденсаторе) и имеет в несколько раз меньшее быстродействие по сравнению со статической памятью. К тому же во время регенерации динамическая память недоступна для обмена, что также снижает быстродействие компьютера.

Второе поколение динамической памяти EDO RAM (Extended Data Output RAM) имело быстродействие примерно на 20—25% выше, чем у обычной памяти. Это достигается за счет того, что следующее обращение к памяти возможно еще до завершения предыдущего обращения. Третье поколение динамической памяти - SDRAM (Synchronous DRAM) - еще на столько же быстрее (рабочая частота в настоящее время достигает 133 МГц). Еще более быстродействующая память - DDR SDRAM (частота до 400 МГц) и память RDRAM (частота до 1 ГГц и выше).

Для упрощения установки оперативной памяти в ПК ее выполняют в виде небольших модулей - печатных плат с ножевым (печатным) разъемом, на которые установлены микросхемы памяти (SIMM - Single In-Line Memory Module). Эти модули устанавливаются в специальные SIMM-разъемы на материнской плате, что позволяет пользователю лег-

ко менять объем памяти компьютера, учитывая при этом необходимый уровень быстродействия, сложность решаемых задач и свои финансовые возможности. Широко применяются 72-контактные SIMM-модули разного объема. В современных компьютерах на базе процессоров Pentium применяются также модули DIMM (Dual In-Line Memory Module - модуль памяти с двусторонними печатными выводами), имеющие 64 бита данных.

Все адресное пространство памяти компьютера разделяется на несколько областей, что связано, в первую очередь, с необходимостью обеспечения совместимости с первыми компьютерами семейства. В компьютере IBM PC XT на процессоре i8088 процессор адресует 1 Мбайт памяти (20 адресных разрядов). Но все программные и аппаратные средства строились исходя из предположения, что доступное адресное пространство - только младшие 640 Кбайт (тогда это казалось вполне достаточным). Данная область памяти получила название стандартной памяти (Conventional memory). Именно в пределах этих 640 Кбайт (адреса 0...9FFFF) работает операционная система MS DOS и все ее прикладные программы.

При дальнейшем расширении адресуемого пространства памяти в последующих моделях компьютеров вся память объемом свыше 1 Мбайт получила название расширенной памяти (Extended memory). Для доступа к ней микропроцессор должен переходить из реального режима в защищенный и обратно. Общий объем памяти персонального компьютера (верхняя граница расширенной памяти) может доходить до 16 Мбайт (24 разряда адреса) или до 4 Гбайт (32 разряда адреса).

Теневая память (Shadow RAM), представляющая собой часть оперативной памяти, в которую при запуске компьютера переписывается содержание постоянной памяти, и заменяющая эту постоянную память на время работы компьютера. Постоянная память часто заметно сдерживает быстродействие компьютера. Поэтому было предложено выделять часть оперативной памяти для исполнения обязанностей как системной постоянной памяти ROM BIOS, так и постоянной памяти, входящей в состав дополнительных адаптеров, которые подключаются к компьютеру.

В связи с особенностями работы динамической памяти для сокращения времени доступа к ней применяются специальные режимы работы оперативной памяти: режим расслоения (интерливинг) и страничный режим.

Кэш-память (или просто кэш, от англ. Cache - склад, тайник) предназначена для промежуточного хранения информации из системной памяти с целью ускорения доступа к ней. Ускорение достигается за счет использования более быстрой памяти и более быстрого доступа к ней. При этом в кэш-памяти хранится постоянно обновляемая копия некоторой области основной памяти.

Выигрыш в быстродействии от применения кэша связан с тем, что процессор в большинстве случаев обращается к адресам памяти, расположенным последовательно, один за другим, или же близко друг к другу. Поэтому высока вероятность того, что информация из этих адресов памяти окажется внутри небольшой кэш-памяти. Если же процессор обращается к адресу, расположенному далеко от тех, к которым он обращался ранее, кэш оказывается бесполезным и требует перезагрузки, что может даже замедлить обмен по сравнению со структурой без кэш-памяти.

Кэш-память может быть как внутренней (входить в состав процессора), так и внешней. Внутренний кэш называется кэшем первого уровня, внешний - кэшем второго уровня. Объем внутреннего кэша обычно невелик - типовое значение 32 Кбайт. Объем внешнего кэша может достигать нескольких мегабайт. Принцип функционирования у них один и тот же.

Вопросы для самопроверки:

1. Поясните принципы построения модулей ОЗУ.
2. Какие Вы знаете основные типы оперативной памяти?
2. Каковы принципы организации кэш-памяти?
3. Поясните принципы организации стековой памяти.

14 лекция

Функции интерфейса ввода-вывода. Программируемый параллельный интерфейс. Программируемый последовательный интерфейс.

Цель: изучение функций интерфейса ввода-вывода.

Задачи:

1. Рассмотреть функции интерфейса ввода-вывода.
2. Изучить принцип построения программируемого параллельного интерфейса.
3. Изучить принцип построения программируемого последовательного интерфейса.

Учебная информация

Интерфейс - совокупность аппаратных и программных средств, обеспечивающих совместимость устройств, обменивающихся информацией. Аспектами стандартизации интерфейса являются функциональная, электрическая и механическая совместимости.

Функциональная совместимость устройств требует смысловой общности (единства) управляющих сигналов, генерируемых обменивающимися модулями.

Электрическая совместимость модулей обесценивается заданными уровнями вырабатываемых ими сигналов, их нагрузочными способностями, мощностями и т. п.

Механическая совместимость предполагает применение определенных типов: размеров конструкций, соединителей и т. д.

К основным элементам интерфейса относят *протокол обмена* (совокупность правил, регламентирующих способ выполнения заданных функций), аппаратную часть (физическую реализацию устройств) и программное обеспечение.

Интерфейсы имеют *развитую классификацию* по признакам конфигурации цепей связи между объектами (магистральные, радиальные и др.), характеру передаваемых данных (параллельные, последовательные и др.), режиму передачи данных (дуплексный, полудуплексный, симплексный), способу обмена (асинхронные, синхронные).

На характер интерфейса существенно влияет область его применения, согласно областям применения выделяют несколько классов интерфейсов. Интерфейс межмодульного обмена в микропроцессорных системах называют *системным (внутренним)*.

К интерфейсным схемам отнесены шинные формирователи, буферные регистры, параллельные и последовательные порты и адаптеры и специальные интерфейсные средства), а к периферийным - контроллеры прерываний, контроллеры прямого доступа к памяти, интервальные таймеры.

Стандарт на интерфейс устанавливает набор применяемых сигналов, определяет их логические функции и электрические параметры, конструкции разъемов и т. д. Устройства, рассчитанные на совместную работу, должны подчиняться всем требованиям интерфейса.

Параллельные порты - основные средства обмена информацией между модулями МПС. Они могут быть организованы с помощью параллельных адаптеров или же представлять собою более простые схемы. Схемотехника параллельных портов различных устройств имеет как общие черты и особенности. Шинные формирователи осуществляют непосредственную, а порты - буферизованную во времени передачу данных между МП и системной шиной. Более сложные операции выполняются периферийными адаптерами. *Программируемость адаптеров* обеспечивает им широкую область применения вследствие изменяемости процедур обмена с помощью команд программы, в том числе и во время работы микропроцессорной системы.

В схемах, обслуживающих обмен параллельными данными, как правило, используется базовая структура параллельного периферийного адаптера (ППА) intel 8255A, имеющего отечественный аналог К580ВВ55А. Эти БИС представляют собою устройства параллельного ввода/вывода и обеспечивают двунаправленный обмен с квитированием или без него при программном обмене, инициатива которого исходит от программы или от

запросов прерывания. С помощью ППА внешние устройства, работающие с параллельными кодами, связываются с магистралью системы.

Адаптер типа 55A имеет три двунаправленных восьмиразрядных порта РА, РВ и РС, причем порт РС разделен на два четырехразрядных канала: старший РС и младший РС. Обмен информацией между каналами А, В, С и шиной данных МПС производится через буфер данных в соответствии с сигналами управления.

БИС последовательного интерфейса представляет собой универсальный синхронно-асинхронный приемо-передатчик (УСАПП) и предназначена для организации обмена между МП и ВУ в последовательном формате. УСАПП может принимать данные с 8-разрядной шины данных МП и передавать их в последовательном формате периферийным устройствам, а также получать последовательные данные от периферии и преобразовывать их в параллельную форму для передачи в МП.

Обмен данными производится в асинхронном режиме со скоростью передачи до 9,6К бит/с или в синхронном – со скоростью до 56К бит/с. Длина передаваемых символов составляет от 5 до 8 бит. При передаче в МП символов длиной менее 8 бит неиспользуемые биты заполняются нулями. Формат символа включает также служебные биты и необязательный бит контроля по четности (нечетности). В состав БИС входят: буфер передатчика со схемой управления передатчиком, предназначенные для приема данных от МП и выдачи их в последовательном формате на выход TxD; буфер приемника со схемой управления приемником, выполняющие прием последовательных данных со входа RxD и передачу их в МП в параллельном формате; буфер данных, представляющий собой параллельный 8-разрядный двунаправленный регистр с трехстабильными каскадами и служащий для обмена данными и управляющими словами между МП и УСАПП; блок управления записью/чтением, принимающий управляющие сигналы от МП и генерирующий внутренние сигналы управления; блок управления модемом, обрабатывающий управляющие сигналы, предназначенные для ВУ.

Режим работы УСАПП задается программно путем загрузки в него управляющих слов из МП. При асинхронном обмене команда загружается сразу же после инструкции режима, а при синхронном обмене перед ней располагаются один или два синхро-символа.

Вопросы для самопроверки:

1. Каковы функции интерфейса ввода-вывода?
2. Поясните принцип построения программируемого параллельного интерфейса.
3. Поясните принцип построения программируемого последовательного интерфейса.
4. Поясните аспекты стандартизации интерфейсов.

15 лекция

Контроллер прямого доступа к памяти.

Цель: изучение принципа построения контроллера прямого доступа к памяти.

Задачи:

1. Рассмотреть функции контроллера прямого доступа к памяти.
2. Изучить принцип построения контроллера прямого доступа к памяти.
3. Изучить передачу данных в режиме ПДП.

Учебная информация

Контроллер прямого доступа к памяти (КПДП) предназначен для организации скоростного обмена данными между памятью и внешними устройствами, причем обмен инициируется внешним устройством.

В персональном компьютере применяется два четырехканальных контроллера ПДП типа i8237, обеспечивающих 7 каналов ПДП (один канал задействован под каскадирова-

ние контроллеров). Помимо собственно контроллеров ПДП в подсистему ПДП входят также программно доступные регистр старшего байта адреса и регистры страниц ПДП.

Получив сигнал запроса ПДП по одной из линий DRQ, контроллер формирует запрос процессору на захват шины и, получив разрешение от процессора, сообщает о предоставлении ПДП запросившему прямой доступ устройству по соответствующей линии DACK. После этого производится цикл ПДП, пересылающий данные из устройства ввода/вывода в память или наоборот. При этом сам контроллер ПДП формирует только 16 младших разрядов адреса памяти, а восемь старших разрядов содержатся в регистре страниц. Свой собственный регистр страниц соответствует каждому из каналов ПДП.

Передача данных в случае ПДП возможна по одному из следующих режимов:

- Режим одиночной (поцикловой) передачи. В этом случае за время предоставления ПДП выполняется только один цикл передачи данных, и для следующей передачи надо опять же запросить ПДП. Однако адрес памяти, с которым осуществляется обмен, автоматически меняется после каждого цикла. Этот режим позволяет процессору вставлять свои циклы обмена после каждого цикла ПДП.
- Режим передачи блока (режим блочной передачи). В этом режиме за один раз передается целый блок данных определенной длины (до 64 Кбайт). Режим обеспечивает более высокую скорость передачи по сравнению с режимом одиночной передачи, но может на длительное время захватить системную шину, не допуская к ее управлению процессор.
- Режим передачи по требованию. Этот режим позволяет продолжать ПДП до тех пор, пока устройство, запросившее ПДП, не исчерпает весь объем данных.
- Каскадный режим позволяет объединять контроллеры для увеличения количества каналов ПДП.
- Возможен также режим передачи в режиме ПДП из памяти в память.

Возможны две схемы приоритетов каналов ПДП, выбираемые программно, - фиксированный и циклический. Исходная схема - фиксированные приоритеты, причем нулевой канал имеет максимальный приоритет, а седьмой - минимальный. Во время обслуживания любого запроса ПДП остальные запросы не могут вмешаться, но после завершения обслуживания данного запроса будет обрабатываться запрос с наибольшим приоритетом. Возможно также программное маскирование каждого канала ПДП.

Перед началом работы каждому из каналов контроллера процессор должен указать режим, в котором он будет работать, базовый адрес памяти, с которого начнется обмен, количество передаваемых байтов или слов, направление записи в память или чтения из памяти (от старших адресов к младшим или наоборот). Возможен режим автоинициализации, при котором после окончания пересылки всего массива данных контроллер автоматически восстанавливает все параметры, и для этого не требуется вмешательство процессора. Предусмотрена также возможность программного запроса ПДП, обслуживаемого так же, как и аппаратный запрос.

Вопросы для самопроверки:

1. Поясните функции контроллера прямого доступа к памяти.
2. Поясните принцип построения контроллера прямого доступа к памяти.
3. Какими способами осуществляется передача данных в режиме ПДП?

16 лекция

Программируемый контроллер прерываний. Организация связей в микропроцессорных системах.

Цель: изучение принципа построения программируемого контроллера прерываний.

Задачи:

1. Рассмотреть функции программируемого контроллера прерываний.
2. Изучить принцип построения программируемого контроллера прерываний.
3. Изучить набор операций, выполняемых с помощью программируемого контроллера прерываний.

Учебная информация

Программируемый контроллер прерываний (ПКП) представляет собой устройство, реализующее в МП-системе обработку запросов прерываний от внешних устройств. БИС ПКП выполняет функции: запоминает запросы прерывания, задаваемые передним фронтом; маскирует, т.е. запрещает выполнение избранных запросов; формирует вектор прерывания и выполняет действия по переходу на подпрограмму обработки запроса; формирует сигнал прерывания для МП; выполняет приоритетную обработку запросов прерывания.

Контроллеры радиальных прерываний в первых компьютерах выполнялись на микросхемах i8259, каждая из которых имела 8 входов запроса прерываний. В IBM PC AT применялось две таких микросхемы, в результате чего количество входов запросов прерываний увеличилось до 15. Режимы работы контроллеров прерываний определяются процессором путем записи соответствующих управляющих кодов по адресам в пространстве устройств ввода/вывода.

При поступлении запроса прерывания на один из входов IRQ и удовлетворении этого запроса контроллер прерываний вырабатывает выходной сигнал запроса прерывания, поступающий на процессор. В ответ на это процессор запрашивает контроллер о том, прерывание с каким адресом вектора необходимо об служить. Всего прерываний может быть 256 (от 00 до FF). Номер прерывания, полученный от контроллера, процессор умножает на 4 и получает, таким образом, адрес памяти, где хранится адрес начала программы обработки прерываний (вектор прерывания). Присваивание каждому из каналов IRQ своего номера процессор осуществляет на этапе инициализации контроллера.

Контроллер прерываний может выполнять следующий набор операций:

- маскирование запросов на прерывание, то есть временное запрещение реакции на них;
- установка приоритетов запросов по различным входам, то есть разрешение конфликтов при одновременном приходе нескольких запросов на прерывание;
- работа в качестве основного контроллера (Master) или подчиненного (Slave).

Для маскирования прерываний используется внутренний регистр контроллера, программно доступный процессору как по записи, так и по чтению. Замаскирован может быть каждый запрос (по каждой из линий IRQ), путем установки соответствующего бита маскирования в записываемом в контроллер управляющем байте.

Схема приоритетов прерываний может быть задана процессором программным путем. В базовом варианте все приоритеты фиксированы (то есть IRQ0 имеет высший приоритет, а IRQ7 - низкий). Но в принципе высший уровень приоритета задается для любого из входов запросов, можно также установить циклическое переключение приоритетов (последний обслуженный запрос получает низший приоритет), обеспечивая тем самым всем запросам равные приоритеты. Если во время обработки прерывания с меньшим уровнем приоритета приходит более приоритетный запрос, то процессор переходит на программу обработки более приоритетного запроса, а после ее выполнения возвращается к программе обработки менее приоритетного запроса. Отметим, что немаскируемое прерывание NMI имеет приоритет выше любого другого аппаратного прерывания.

Завершив выполнение программы обработки прерывания, процессору необходимо с помощью специальной команды сообщить об этом контроллеру прерываний, чтобы разрешить ему дальнейшую работу, в частности, вновь обрабатывать тот же самый запрос.

Контроллер 8259 предусматривает возможность выбора способа распознавания запроса на прерывание - по фронту сигнала IRQ и по уровню этого сигнала. В архитектуре компьютера типа PC используется запрос по фронту.

При каскадировании контроллеров основному контроллеру указывают, к какому из его входов подключен подчиненный контроллер, а подчиненному контроллеру - к какому входу основного контроллера подключен его выходной сигнал запроса.

Все операции начальной настройки контроллеров прерываний выполняет BIOS, и пользователю нужно прибегать к программированию этих контроллеров только при необходимости смены режимов обслуживания прерываний или при написании собственной программы обработки аппаратных прерываний.

Одной из важнейших задач проектирования МПС является организация взаимодействия с *устройствами ввода/вывода* (УВВ) - источниками и приемниками данных. К устройствам ввода относятся переключатели, клавиатура, аналого-цифровые преобразователи (АЦП), датчики двоичной информации, а к устройствам вывода - индикаторы, светоизлучатели, дисплеи, печатающие устройства, цифроаналоговые преобразователи (ЦАП), транзисторные ключи, реле, коммутаторы. Примерами устройств одновременно и ввода и вывода являются накопители на гибких и жестких магнитных дисках. УВВ различаются: разрядностью данных, быстродействием, управляющими сигналами, типом протокола обмена, т.е. определенным порядком обмена. Данные в УВВ изменяются в произвольный или определенный момент времени. Соединение УВВ с системной шиной МПС осуществляется с помощью *интерфейса ввода/вывода*, который согласовывает сигналы УВВ с системной шиной МПС. Как правило, интерфейс состоит из одного или нескольких *портов ввода/вывода* и схем управления ими.

При проектировании интерфейса ввода/вывода необходимо обеспечить: хранение информации, поступающей от УВВ; доступ к информации со стороны МП; управление обменом; преобразование форматов данных.

Ввод и вывод информации выполняется с помощью портов ввода/вывода, которые представляют собой 8- или 16-разрядные регистры со схемами выборки и управления чтением/записью. В качестве портов могут быть использованы буферные регистры, например, i8282, i8285, KP580ИР82, KP589ИР12, KP580ВВ55. Ввод или вывод данных можно осуществлять двумя способами: использованием отдельного адресного пространства УВВ; с использованием общего с памятью адресного пространства, т.е. с отображением на память. В первом случае ввод и вывод данных выполняются по командам IN и OUT. Во втором случае адреса портов располагаются в общем с памятью адресном пространстве, и обращение к портам не отличается от обращения к ячейке памяти.

Если разрядность данных, с которыми оперирует МП, меньше разрядности данных, с которыми оперирует УВВ, то для согласования разрядности увеличивают число портов ввода/вывода. Если разрядность данных, с которыми оперирует МП, больше разрядности данных, с которыми оперирует УВВ, то для согласования разрядности выполняют упаковку данных, полученных из нескольких источников, в одно слово нужной разрядности или используют дополнение нулями. Для преобразования последовательного кода в параллельный и наоборот используют контроллер последовательного обмена.

Вопросы для самопроверки:

1. Каковы функции программируемого контроллера прерываний?
2. Поясните принцип построения программируемого контроллера прерываний.
3. Поясните набор операций, выполняемых с помощью программируемого контроллера прерываний.

17 лекция

Реализация функций контроля и управления.

Программные и аппаратные методы контроля и диагностики.

Цель: изучение реализации функций контроля и управления.

Задачи:

1. Рассмотреть реализацию функций контроля и управления.
2. Изучить программные методы контроля и диагностики.

3. Изучить аппаратные методы контроля и диагностики.

Учебная информация

При использовании современной элементной базы, и особенно микропроцессоров, контроль и диагностику проводят программными и аппаратными методами. Для компьютеров IBM PC, XT, AT, PS/2 и для IBM-совместимых моделей существует несколько разновидностей диагностических программ. Их применяют при диагностике неисправностей компьютеров в целом и их отдельных компонентов. Их можно условно подразделить на три группы: *POST* (процедура самопроверки при включении), *специализированные* и *общего назначения*.

Программа POST предназначена для повышения надежности ЭВМ наряду с контролем на четность памяти. Представляет собой последовательность коротких программ «зашитых» в ПЗУ BIOS (базовая система ввода-вывода) на системной плате и предназначенных для проверки основных компонентов системы после ее включения. Выполняется перед загрузкой операционной системы. Автоматически выполняется последовательность операций по проверке компонентов компьютера. Проверяются центральный процессор, ПЗУ, вспомогательные схемы системной платы, оперативная память и основные периферийные устройства. Если обнаруживается неисправный компонент системы, выдается сообщение об ошибке. Диагностика, выполняемая процедурой POST - первая ступень защиты системы (в случаях, когда обнаруживаются неисправности системной платы). Предусматривается три способа индикации неисправности: звуковые сигналы, сообщения, выводимые на экран монитора, и шестнадцатеричные коды, посылаемые по адресам портов ввода/вывода. Особенность процедуры POST - коды, посылаемые по определенному адресу порта ввода/вывода, могут быть прочитаны с помощью специальной платы адаптера. *Специализированные диагностические программы* выпускают предприятия и фирмы изготавливатели компьютеров (IBM, Hewlett-Packard и т.п.). Это наборы тестов для «тотальной» проверки всех компонентов компьютера. Фирменная программа IBM для общего тестирования систем PS/2 записывается на установочной дискете, а для компьютеров других моделей - на отдельном диагностическом диске. *Диагностические программы фирм-изготовителей* предусмотрены двух уровней. Первый уровень - это общая диагностика, ориентированная на пользователей. Второй уровень - технический, рассчитан на специалистов. Сообщения об ошибках выводятся в виде чисел, по которым можно определить причину неисправности. Используемые коды идентичны кодам процедуры POST, программ общей диагностики и диагностических программ. Коды ошибок, выводимые процедурами POST, общей и расширенной диагностики, состоят из условного кода устройства (компонента системы) и последующего двузначного числа, не равного 00. Если после прохождения теста выводится код устройства и комбинация 00, то это значит, что проверка завершена успешно и неисправностей в данном компоненте не обнаружено.

Диагностические программы общего назначения - можно отметить пакеты программ Norton Utilities компании Symantec, MicroScope (Micro 2000) и других фирм. В настоящее время существует много диагностических программ для тестирования памяти, накопителей на гибких и жестких дисках, видеосистем и т.п. Они расширены по сравнению со стандартной диагностической программой IBM. С их помощью удается точнее определить местоположение неисправности в системе (особенно в IBM-совместимых ПЭВМ). Для проверки последовательных и параллельных портов имеются тест-разъемы. Многие из этих программ можно запускать в режиме командной строки (в пакетном режиме). С помощью таких программ можно проверить все типы памяти - основную, расширенную и дополнительную, определить неисправности с точностью до отдельной микросхемы или разряда модуля.

Вопросы для самопроверки:

1. Как реализуются функции контроля и управления?
2. Поясните программные методы контроля и диагностики.
3. Поясните аппаратные методы контроля и диагностики.

4. Каково назначение программы POST?

СПИСОК ЛИТЕРАТУРЫ

1. Безуглов Д.А. Цифровые устройства и микропроцессоры / Д.А. Безуглов, И.В. Калиенко. - Ростов н/Д: Феникс, 2008. - 468с.
2. Бойко В.И. Схемотехника электронных систем. Микропроцессоры и микроконтроллеры. / В.И. Бойко, А.Н. Гуржий, В.Я. Жуйков и др. - СПб.: БХВ - Петербург, 2004. - 464с.
3. Васильев А.Е. Микроконтроллеры. Разработка встраиваемых приложений. / А.Е. Васильев. - СПб.: БХВ - Петербург, 2008. - 304с.
4. Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник / Б.А. Калабеков. - М.: Горячая линия - Телеком, 2005. - 332с.
5. Корнеев В.В. Современные микропроцессоры. / В.В. Корнеев, А.В. Киселев. - СПб.: БХВ - Петербург, 2003. - 448с.
6. Микропроцессорные системы: Учебное пособие для вузов/ Е.К. Александров, Р.И. Грушвицкий, М.С. Куприянов и др./ Под общей ред. Д.В. Пузанкова. - СПб.: Политехника, 2002. - 935с.
7. Мортон Дж. Микроконтроллеры AVR. Вводный курс. /Пер. с англ. / Дж. Мортон. - М.: Издательский дом «Додэка-XXI», 2006. - 272с.
8. Нарышкин А.К. Цифровые устройства и микропроцессоры: учеб. пособие для студ. высш. учеб. заведений / А.К. Нарышкин. - М.: Издательский центр «Академия», 2008. - 320с.
9. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования / Ю.В. Новиков. - М.: Мир, 2001 - 379с.
10. Основы микропроцессорной техники /Ю.В. Новиков, П.К. Скоробогатов. - М.: ИНТУИТ.РУ. «Интернет-Университет Информационных Технологий», 2003. - 440с.
11. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов / Е.П. Угрюмов. - СПб.: БХВ - Петербург, 2004. - 800с.

СПИСОК ОСНОВНЫХ ТЕРМИНОВ

Адрес - закодированный номер, определяющий, куда передается информация или откуда она принимается.

Адресация - способ задания адреса операнда.

Адресное пространство - совокупность всех адресов, к которым может обращаться микропроцессорная система.

Активный уровень сигнала - уровень, соответствующий приходу, наличию сигнала, то есть выполнению этим сигналом соответствующей ему функции.

Аккумулятор - выделенный внутренний регистр процессора, который принимает участие в выполнении большинства команд.

Аппаратное обеспечение - электронная аппаратура микропроцессорной системы.

Аппаратное прерывание - прерывание, вызываемое устройствами - исполнителями.

Архитектура МП - функциональные возможности аппаратурных электронных средств МП, используемые для представления данных, машинных операций, описания алгоритмов и процессов вычислений.

Асинхронный обмен - обмен по магистрали с подтверждением готовности исполнителя.

Ассемблер - язык программирования нижнего уровня, использующий мнемонические обозначения машинных команд.

Байт - группа двоичных разрядов, битов (8 бит), содержащая какой-то код.

Бит (от англ. Binary Digit — двоичное число) - единица двоичной информации, разряд двоичного кода, принимающий значения 0 и 1.

Бит четности - дополнительный контрольный бит, добавляемый к данным и хранимый или передаваемый вместе с этими данными.

Буфер - память или область памяти, используемая для временного хранения данных.

Быстродействие - показатель скорости выполнения электронной системой ее функций.

Ввод данных - чтение, считывание, прием данных - операция получения задатчиком шины кода данных из памяти или из устройства ввода/вывода.

Вектор прерывания - адрес начала программы обработки прерывания.

Виртуальная память - внешняя память большого объема, которую процессор с помощью специальных механизмов использует как свою собственную системную память.

Внешние устройства - устройства, подключаемые к микропроцессорной системе посредством устройств сопряжения, устройств ввода/вывода.

Временная диаграмма - графики зависимости от времени входных и выходных сигналов цифрового устройства в различных режимах работы.

Вывод данных - запись, передача данных — операция, при которой задатчик передает данные в память или в устройство ввода/вывода.

Данные - передаваемая в закодированном виде цифровая информация.

Двунаправленная линия (шина) - линия (шина), по которой сигналы могут передаваться в обоих направлениях (по очереди).

Двухшинная архитектура - архитектура МПС с раздельными памятью данных и команд и с раздельными шинами для обмена с каждой из них (гарвардская архитектура).

Декремент - уменьшение на единицу.

Дескриптор - описатель, код, содержащий информацию о сегменте памяти, о векторе прерывания и т.д.

Запрос - обращение к процессору для специального обслуживания (например, для прерывания или ПДП).

Инициализация - приведение в начальное состояние, запуск работы.

Инкремент - увеличение на единицу.

Интерфейс - соглашение об обмене между электронными устройствами; требования по электрическому, логическому и конструктивному сопряжению устройств.

Каскадирование - совместное включение нескольких одинаковых устройств (обычно последовательное) для улучшения их характеристик.

Команда - код, определяющий элементарную функцию, которую должен выполнить процессор (инструкция).

Конвейер - память типа FIFO небольшого объема, входящая в состав процессора и служащая для ускорения выборки исполняемых команд.

Контроллер - устройство управления, управляющее устройство сопряжения.

Кэш-память - быстрая буферная память, содержащая копию части основной памяти системы и позволяющая ускорить обмен с медленной основной памятью.

Магистраль - системная шина микропроцессорной системы (канал).

Маска - управляющий код, разрешающий или запрещающий отдельные разряды основного кода.

Маскирование прерывания - временный запрет прерывания.

Микроархитектура МП - аппаратурная организация и логическая структура МП, конфигурация регистров, управляющих схем, запоминающих устройств и связывающих их информационных магистралей.

Микропроцессор (МП) - программно управляемое устройство, предназначенное для обработки цифровой информации и управления этим процессом, выполненное в виде одной или нескольких БИС с высокой степенью интеграции электронных элементов.

Микропроцессорная система (МПС) - функционально - законченное изделие, состоящее из одного или нескольких МПУ: микропроцессора и/или микроконтроллера.

Микропроцессорная техника (МПТ) - включает технические и программные средства, используемые для построения различных МПС, устройств и персональных ЭВМ.

Микропроцессорное устройство (МПУ) - функционально и конструктивно законченное изделие из нескольких микросхем, в состав которых входит МП; для выполнения набора функций: получение, обработка, передача, преобразование информации, управление.

Микропроцессорный комплект (МПК) - совокупность микропроцессорных и других ИС, совместимых по архитектуре, конструктивному исполнению и электрическим параметрам и обеспечивающих возможность совместного применения.

Мульти микропроцессорная система - объединение универсальных или специализированных МП для обеспечения параллельной обработки информации и распределенного управления.

Мультиплексирование - передача различных сигналов по одной линии (шине) в разные моменты времени.

Одношинная архитектура - архитектура МПС с общей памятью данных и команд и общей шиной для обмена с памятью (принстонская, фон-неймановская архитектура).

ОЗУ - оперативное запоминающее устройство, оперативная память (RAM).

Операнд - код данных, с которым производится операция данной командой.

Опрос (поллинг) - постоянное чтение информации из устройства для определения его состояния.

Отрицательный сигнал (сигнал отрицательной полярности, нулевой сигнал) - сигнал, активный уровень которого - логический нуль. Единица - отсутствие сигнала, нуль - сигнал пришел.

Пассивный уровень сигнала - уровень, в котором сигнал не выполняет никакой функции.

ПДП (прямой доступ к памяти) - режим обмена по системнойшине между устройством ввода/вывода и памятью без участия центрального процессора.

Передний фронт сигнала - переход сигнала из пассивного уровня в активный.

ПЗУ - постоянное запоминающее устройство, постоянная память (ROM).

Подпрограмма - вспомогательная программа, вызываемая из основной программы или из подпрограммы.

Положительный сигнал (сигнал положительной полярности, единичный сигнал) - сигнал, активный уровень которого — логическая единица.

Порт - устройство сопряжения МПС с внешним устройством (обычно простейшее).

Прерывание - временный перевод процессора на программную обработку внешнего события или на выполнение подпрограммы.

Программа - последовательность команд МП, выполняющих задачу, алгоритм.

Программное обеспечение - набор программ, выполняемых МПС.

Программное прерывание - программный переход к подпрограмме, обслуживаемый, как прерывание.

Протокол - порядок обмена сигналами между цифровыми устройствами.

Радиальные прерывания - прерывания, при которых номер прерывания (адрес вектора) определяется номером используемой линии запроса прерывания.

Разрядность (кода, шины) - количество двоичных разрядов кода или количество цифровых сигналов для передачи кода по шине.

Регенерация - периодическое восстановление, обновление информации, записанной в динамическую память.

Регистр процессора - внутренняя ячейка памяти процессора, в которой хранится управляющая информация, адрес или данные.

Регистр состояния процессора - внутренний регистр процессора, в котором хранятся флаги (биты) слова состояния процессора (CCP, PSW).

РОН - регистр общего назначения (универсальный внутренний регистр процессора).

РПЗУ - репрограммируемое ПЗУ (EPROM), информация в котором стирается ультрафиолетовым излучением и может быть записана вновь.

Сегмент - выделенная часть памяти, хранящая данные или команды, для адресации которой используются одни и те же регистры процессора.

Сегментный регистр- регистр, указывающий на начало сегмента памяти.

Синхронизация - обеспечение согласованной во времени работы нескольких устройств, например, по общему тактовому сигналу.

Синхронная магистраль - магистраль, в которой основной тип обмена синхронный.

Синхронный обмен - обмен информацией по магистрали в темпе задатчика без учета быстродействия исполнителя.

Система команд - набор команд процессора, которые он способен выполнить.

Системная память - прямоадресуемая память МПС (оперативная и постоянная).

Слово (двоичное) - группа бит (16, 32 или 64 бита), состоящая из нескольких байт.

Сопроцессор - микросхема специализированного процессора, подключаемая к микросхеме основного процессора для улучшения ее характеристик. Чаще используются математические сопроцессоры, ускоряющие выполнение сложных арифметических команд.

Стек - область памяти, адресация к которой построена по магазинному принципу (LIFO) - первым читается последний записанный в память код.

Строб (стробирующий сигнал) - управляющий сигнал, определяющий своим уровнем момент выполнения элементом или узлом его функции. Строб - синхронизирующий сигнал, тактовый сигнал.

Счетчик команд - внутренний регистр процессора, определяющий адрес в памяти, в котором находится текущая команда. В обычном режиме состояние счетчика команд наращивается после выполнения каждой команды.

Таймер - устройство отсчета времени.

Такт - период тактового сигнала.

Тактовый сигнал - управляющий сигнал, определяющий своим фронтом момент выполнения элементом или узлом его функции (синхросигнал).

Указатель стека - внутренний регистр МП, в котором хранится текущий адрес стека.

Устройство ввода/вывода - устройство, осуществляющее сопряжение МПС с ВУ.

Флаг - сигнал (бит), соответствующий состоянию устройства (готовность к обмену).

Флэш-память (Flash Memory) - разновидность РПЗУ с электрическим стиранием информации и возможностью многократной перезаписи.

Фронт сигнала - переход сигнала из нуля в единицу или из единицы в нуль (в более узком значении «передний положительный фронт»).

ЦП - центральный процессор, основной процессор микропроцессорной системы.

Чтение-модификация-запись - операция, при которой в течение одного цикла данные читаются из какого-то устройства, преобразуются и записываются в то же самое устройство по тому же адресу.

Шина - группа сигнальных линий, объединенных по какому-либо принципу (шина данных, шина адреса).

Эмуляция - моделирование, имитация работы реального устройства с использованием аппаратных и программных отладочных средств.

Ядро МПС - основные устройства МПС: процессор, оперативная и постоянная память.

Ячейка (памяти) - элемент памяти (одноразрядный или многоразрядный), служащий для хранения информационного кода, может быть выбран с помощью кода адреса памяти.